Nástroje jsou postaveny na technologiích ATopTech, které byly předmětem soudního řízení společnosti Synopsys. Následně byly nástroje znovu sestaveny, příkaz, který byl stejný jako příkaz Synopsys, bylo vysvětleno Lily Cheng, manažer aplikací inženýrství Avatar.

Caroline Hayesová na DAC

Aprisa má umístění, syntézu hodinových stromů, směrování, optimalizaci a vestavěné analytické motory pro návrh IC. Podporuje standardní vstupy a výstupy dat, včetně Verilog, SDc, LEF / DEF, Liberty a GDSII. Patentované technologie byly vyvinuta speciálně pro řešení návrhových výzev na 28nm a níže se svými nástroji pro umístění a trasování osvědčených polovodičovými slévárnami pro návrhy na procesních uzlech 28nm, 20nm, 16nm, 14nm, 10nm a 7nm.

Nástroj pro umístění dynamicky a automaticky vybírá dominantní scénáře pro optimalizaci tak, aby efektivně zahrnovaly všechny scénáře odhlášení během fyzické realizace, aby se snížil počet iteračních návrhů.

Podporuje také všechna EM pravidla pokročilých uzlů procesu s integrovanou EM kontrolou a fixací během směrování.
Motory interní analýzy korelují se schválenými slévárenskými nástroji pro předvídatelné uzavření konstrukce, vysvětluje Cheng.

Další vlastností je analýza načasování odhlášení. Vestavěný časovač koreluje s časovacími nástroji odhlášení a podporuje různé varianty na čipu včetně AOCV, SBOCV, SOCV a LVF. Podporuje také analýzu a optimalizaci založenou na grafech a trasách a pokročilou integritu signálu a analýzu šumu. Všechny funkce časování jsou povoleny během optimalizace, což znamená, že zvyšuje rychlost konvergence.

Color-Aware DPT směrování je patentovaná technologie routingu společnosti, která využívá metody správné konstrukce, aby se zabránilo porušování technologií s dvojitým vzorkováním při odhlášení DRC.

UPF i CPF jsou podporovány pro optimalizaci s nízkým výkonem, s optimalizací úniku a dynamickým pohonem.

Apogee sdílí analytický motor Aprisy a databázi pro korelaci mezi časováním Bock a nejvyšší úrovně. Poskytuje bezproblémové, integrované návrhové prostředí pro složité konstrukce čipů s nízkou spotřebou energie a velikostí zápustky. Vícevláknový a distribuovaný systém je navržen pro vysoký výpočetní výkon.